AD102_V2.0

研究背景主IC芯片DR1V90GEG484-2规划设计管理的AD102_V2.0规划设计管理板。

设计规划板PS端外设：板载8GB EMMC，DDR3L X2（256Mb X16 X2，1333Mbps），1路TYPE-A  USB2.0数据音频接头标准，1路TYPE-C  UART数据音频接头标准，Micro SD卡数据音频接头标准，板载256Mbit NOR Flash，千兆ETH RJ45数据音频接头标准 X1，RTC秒表，IIC EEPROM，1路CAN FD数据音频接头标准。

开放板PL端外设：1路TYPE-C  UART模块，JTAG接线模块，千兆ETH RJ45模块 X4，FMC LPC高速路IO拓展模块，HDMI TX模块（比较高支撑1080P 60fps），1路CAN FD模块，6个轻按开关，8路LED显示灯，蜂鸣器，ADC检测模块，CEP消费者拓展模块。