技术分享 | FPGA中block ram的特殊用法列举
发布时间2020-10-27
在FPGA中block ram是很普通的硬核市场，合理化的巧用以下设备市场相应阶段上还可以seo整体结构设计，减少市场巧用率，彻底的开发技术FPGA集成ic中的隐藏的实际价值，这篇文章据先前工作小结报告的一系使用法，通过XK星空体育 社会FPGA做简短工作小结报告，说明书怎么写常见原里。
主要的应用领域下述：
以1K*9bit双接口配制玩法加以分析，一bram9k，就可以充当两个人512*9k rom
将A串口的新门店地址较高位特定住接0，B串口的新门店地址较高位特定住接1，则能够 A串口就需要网站访问权限0~511的位置环境，按照B串口就需要网站访问权限512~1023注册地址服务器，互不争议，很大于好几个小电容量的rom
使用二：用来多处理机系统参数的多周期长延迟
最应用领域图如下图所示：
将bram例化成比较简单双串口方式，并将写串口不变使能为写，读串口不变使能为读。
将ram模型英文标准配置成 “读首先模型英文”，老是在写就是说ip注册地址开始之前会先把该ip注册地址的数据表格輸出
用一种模长为N(N=4)的数值器，不间断向ram中写数剧，会得到了一种延迟为N+1的读取数剧
相应图：
妙用三：做为绕城高速大范围计数器器
主要原理图如下图所示：
以9Kbit bram概述，设施成双接口，1k*9bit模型
A网口处doa[7:0]是低8bit 数值器模拟输出，doa[8]是进位网络信号，给到B网口处的使能
B端口号dob[7:0]是高8bit计数法器输出的。
随着B网口的数据统计很多个生长期如何延时电路，将A网口的数据统计如何延时电路1个生长期完后与B网口形成16bit计数法器
也即某个9Kbit bram能能结够成某个16bit的计数器器
构思原行是2个8bit的数值器级联构建16bit计数
rom初始状态化信息
addr | vaule |
0 | 1 |
1 | 2 |
2 | 3 |
3 | 4 |
… | … |
254 | 255 |
255 | 256 |
256 | 0 |
… | 0 |
1023 | 0 |
使用法四：结构高速收费站复杂性的状况机
通常情况壮态机机理框图一下：
依托于rom的睡眠状态机方法有以下：
一开始确立 心态区分，心态自动跳转生活条件，心态内容输出
将现态转换与进入给到rom_a的具体位置端，初始状态化数值转换值
将现态读取与加载的条件给到rom_b的电话号码端，默认值化参考值次态读取
若方式越来越多，能够 将rom_a与rom_b合为成小个真双口的rom
关于更多细节请参考如下相关文档：
1. 《对于FPGA的数据数据治理》 高夺得亚军 光电工業发布社
2. EF2_datahseet_V3.9
