【技术分享】FPGA杂记之基础篇
发布时间2020-12-23
探讨
Verilog基础语法

1.1 可综合模块

1.1.1 时序逻辑

1.1.2 组合逻辑


1.2 防真方案


HDL常见例子
2.1 译码器
2.1.1 可综合模块(case语句)


2.1.2 防真信息模块

2.2 状态机
2.2.1 情况下图

2.2.2 可整合模组(2段式的状态机)



2.2.3 仿真模块

2.2.4 仿真脚本




2.2.5 上板测试











END